4月15日消息，AMD正式宣布，第六代AMD EPYC（霄龙）处理器，代号为“Venice”（威尼斯），已成为业界首款采用台积电先进2纳米（N2）制程技术并完成流片的高性能运算（HPC）产品。
据了解，AMD董事长兼首席执行官苏姿丰近日访问了中国台湾，并于4月14日与主要合作伙伴台积电会面。在此次会面中，苏姿丰与台积电董事长兼总裁魏哲家共同手持Venice的核心计算单元（CCD），宣布了这一重要里程碑。
根据AMD的规划，Venice预计将在2026年如期上市，其发布时间有望早于苹果等其他采用台积电最新制程技术的厂商。据透露，第六代EPYC Venice将基于Zen 6架构，并采用台积电最新的N2（2纳米级）制造工艺。
目前，关于Venice处理器的具体规格以及CCD的详细信息尚未公布。不过，随着该芯片成功流片并启动测试，这意味着其核心计算单元已通过基本功能测试和验证。
苏姿丰表示：“多年来，台积电一直是AMD的重要合作伙伴。通过与台积电研发及制造团队的深入合作，AMD能够持续推出领先的产品，不断突破高性能计算的极限。作为台积电N2制程技术及亚利桑那州晶圆厂21厂的首位高性能计算客户，我们充分展示了双方如何携手推动技术创新，为未来的计算领域注入强大动力。”
台积电的N2制程技术是首个采用全环绕栅极（GAA）纳米片晶体管的工艺技术。相比上一代N3（3纳米级）制程，在恒定电压下，N2制程可降低24%-35%的功耗，同时提升15%的性能，晶体管密度也提高了1.15倍。
在此之前，竞争对手Intel基于其18A工艺打造的下一代至强Clearwater Forest处理器（该产品将与台积电的N2制程竞争）已推迟至明年上半年发布。
此外，AMD还宣布，第五代AMD EPYC CPU（当前型号）已在亚利桑那州凤凰城附近的Fab 21工厂成功完成启用和验证。这意味着未来该系列产品将具备在美国本土生产的条件。
0 条